Ja, es gibt Kanalplatzierungsbeschränkungen bei der Implementierung von gefestigten Transceiver-Kanälen mit der Quartus® II Software für Stratix® V GX-, GS- und GT-Geräte.
Logische Lane 0 muss einem Kanal zugewiesen werden, der mit einem zentralen Taktteiler ausgestattet ist. Bei Stratix V Transceiver-Geräten ist dies der Kanal 1 oder 4 innerhalb der Transceiver-Bank, was in den unten stehenden Beispielen fettgedruckt angezeigt wird.
Wenn Sie eine ATX PLL als Tx PLL verwenden, muss logische Lane 0 auf Folgendes gesetzt werden:
- Kanal 1 oder Kanal 4.
- Diese Anforderung begrenzt die Anzahl möglicher verbundener Schnittstellen pro Transceiver-Bank auf zwei.
GXB_[Tx,Rx]_[L,R][5,11,17,23] = Logische Lane 5
GXB_[Tx,Rx]_[L,R][4,10,16,22] = Logische Lane 4
GXB_[Tx,Rx]_[L,R][3,9,15,21] = Logische Lane 3
GXB_[Tx,Rx]_[L,R][2,8,14,20] = Logische Lane 2
GXB_[Tx,Rx]_[L,R][1,7,13,19] = Logische Lane 0
GXB_[Tx,Rx]_[L,R][0,6,12,18] = Logische Lane 1
Wenn Sie eine CMU PLL als Tx PLL verwenden, muss logischer Kanal 0 auf folgendem Platz platziert werden:
- Transceiver-Kanal 1, wenn Kanal 4 als CMU verwendet wird
- Transceiver-Kanal 4, wenn Kanal 1 als CMU verwendet wird
- Diese Anforderung begrenzt die Anzahl möglicher verbundener Schnittstellen pro Transceiver-Bank auf eine.
GXB_[Tx,Rx]_[L,R][5,11,17,23] = Logische Lane 1
GXB_[Tx,Rx]_[L,R][4,10,16,22] = Logische Lane 0
GXB_[Tx,Rx]_[L,R][3,9,15,21] = Logische Lane 2
GXB_[Tx,Rx]_[L,R][2,8,14,20] = Logische Lane 3
GXB_[Tx,Rx]_[L,R][1,7,13,19] = wird als CMU verwendet
GXB_[Tx,Rx]_[L,R][0,6,12,18] = nicht verwendet
Wenn Sie die Platzierungsanforderung für logischen Kanal 0 nicht befolgen, wird ein Quartus II Softwarefehler angezeigt, der dem unten gezeigten ähnlich ist.
Fehler: Rechtswidrige Beschränkung des Senderkanals für I/O-tx_serial_data[0] in die Region (210, 21) bis (210, 21): keine gültigen Standorte in der Region
Info: Die Atom-I/O-Pad-tx_serial_data[0] ist aufgrund von: User Location Constraints (PIN_AK4) auf den Standort PIN_AK4 beschränkt.
Fehler: Es konnte keine Position für den Senderkanal für I/O-tx_serial_data[0] gefunden werden, die das Routing von Bonding-Taktlinien ermöglichen.
Diese Einschränkung wird voraussichtlich in einer zukünftigen Version der Quartus II Software entfernt werden.
Um diese Einschränkung zu umgehen, können Sie den Bonding-Modus auf PLL Feedback Compensation (fb_compensation) im Transceiver Megawikoppeld™ einstellen.
Sie müssen sich weiterhin an die Anforderung der durchgehenden Kanalplatzierung halten.