Artikel-ID: 000082529 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.01.2018

Warum wird das Intel® HDMI*-IP-RX-vid_lock-Signal zurückgesetzt, wenn die Video-Zeitgebungsgeometrie inkonsistent ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
    HDMI* Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems mit der Intel® HDMI* IP kann das Signal RX vid_lock möglicherweise nicht behaupten, wenn die Video-Timing-Geometrischen inkonsistent sind.

Die HDMI RX IP überprüft auf konsistente HSYNC-Breite, VSYNC-Breite, Htotal, Hactive, Vtotal und Vactive Parameter über Frames, um stabile Videos zu qualifizieren und vid_lock zu behaupten.

Wenn diese Videoparameter in allen Frames inkonsistent sind vid_lock wird deasiert und vid_data, sind vid_hsync, vid_vsync und vid_de ungültig.

Lösung

Dieses Problem wurde in Version 17.1 der Intel® Quartus® Prime Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs
Stratix® V FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.