Qsys exportiert keine Schnittstellen von Komponenten, die nicht im System instanziiert werden, in die oberste Ebene.

Qsys unterstützt die folgenden Avalon Memory-Mapped (Avalon-MM) nicht Flusssteuerungssignale: dataavailable, readyfordata, endofpacket, und flush. Für Komponenten, die die veraltete Memory-Mapped verwenden Flusssteuerung, Qsys gibt Warnungen während der Generation aus. Für die Altera Avalon JTAG UART- und DMA-Controller-Komponenten generiert Qsys Nachrichten Ähnlich wie folgt:

Warning: “No matching role found for jtag_uart_0:avalon_jtag_slave:dataavailable (dataavailable)” Warning: “No matching role found for dma_0:read_master:read_flush (flush)”

Sie können diese Nachrichten für Altera Komponenten sicher ignorieren da die Signale für den Design-Betrieb nicht erforderlich sind. Wenn Generation eines Qsys-Systems ähnliche Nachrichten für eine benutzerdefinierte Komponente erstellt oder IP-Block, wenden Sie sich an die benutzerdefinierte Komponente oder den IP-Block-Autor. um sicherzustellen, dass die aufgelisteten Signale nicht erforderlich sind.