Bei der Ausführung von Simulationsbeispiel-Design in ModelSim oder Inte-Pro tritt ein Fehler auf.

Wenn Sie versuchen, das UniPHY-Simulationsbeispiel-Design auszuführen in ModelSim oder Impf-PRO wird möglicherweise der folgende Fehler angezeigt:

Error: (vsim-125) The shared library ./submodules/libbytestream_pli.so being loaded was built on a 32-bit machine. A 32-bit shared library cannot be loaded in a 64-bit simulation. Please use compatible machines to build and load the library

Dieses Problem betrifft die Protokolle DDR2 und DDR3 sowie QDR II/II und RLDRAM II, wenn Sie den Nios II-basierten Sequencer verwenden.

Für dieses Problem gibt es zwei mögliche Problemumgehungen:

• Verwenden Sie eine 32-Bit-Version des ModelSim oder Desain-PRO Ausführbaren.

• Öffnen Sie in einem Texteditor msim_setup.tcl unter <variant_name>_example_design/Simulation/Verilog/Mentor/ oder <variant_name>_example_design/Simulation/vhdl/mentor/. Suchen Sie den Abschnitt und entfernen Sie -pli /submodules/libbytestream_pli.so aus alias elab die vsim Zeile.