Artikel-ID: 000082512 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.06.2014

Gibt es bekannte Probleme mit der Stratix V Low Latency PHY, wenn ein eingebetteter Reset-Controller in Quartus II Softwareversion 12.0 verwendet wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, es gibt einen bekannten Fehler in der Stratix® V Low Latency PHY, wenn ein integrierter Reset-Controller in Quartus® II Software Version 12.0 verwendet wird.

    • Wenn die Konfiguration für eine verklebte Schnittstelle erfolgt, verfügt jeder Kanal über einen eigenen Reset.
    • Bei Konfiguration für eine nicht-bondierte Schnittstelle teilen sich alle Kanäle einen Reset.

    Das korrekte Verhalten sollte folgendes sein:

    • Wenn sie für eine verklebte Schnittstelle konfiguriert sind, teilen sich alle Kanäle einen Reset.
    • Wenn die Konfiguration für eine nicht-bondierte Schnittstelle erfolgt, verfügt jeder Kanal über einen eigenen Reset.
    Lösung Um dieses Problem zu beheben, aktualisieren Sie auf Quartus II Software Version 12.0SP1.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.