Artikel-ID: 000082231 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.05.2018

Warum schlägt Modelsim*/Questasim*-Simulation der Intel® Arria® 10 oder Intel® Cyclone® 10 GX Avalon®-MM DMA-Schnittstelle für PCI Express* mit X-Erweiterungsproblem im Read Data Mover-Modul (altpcieav_dma_rd.sv) fehl?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP für PCI Express*
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Ursache für dieses X-Problem ist, dass die LPM_DEST_ADD_SUB_component Instanziierung im Read Data Mover-Modul (altpcieav_dma_rd.sv) seinen .datab-Port nicht korrekt null-erweitert auf die volle Signalvektorbreite hat.  Daher weist der Simulator X den führenden, nicht zugewiesenen Bits in der Zieladresse zu.

    Lesen Sie die LPM_DEST_ADD_SUB_component Instanziierung unten.

    *********************************************************************************************************************************

    lpm_add_sub LPM_DEST_ADD_SUB_component (
    .clken (1'b1),
    .clock (Clk_i),
    .dataa (cur_dest_addr_reg),
                                    .datab ({rd_dw_size, 2'b00}),
    .result (cur_dest_addr_adder_out)
    Synopsys-translate_off
    ,
    .aclr (),
    .add_sub (),
    .in (),
    .cout (),
    .overflow ()
    Synopsys-translate_on
    );
    Defparam
    LPM_DEST_ADD_SUB_component.lpm_direction = "ADD",
    LPM_DEST_ADD_SUB_component.lpm_hint = "ONE_INPUT_IS_CONSTANT=NO,CIN_USED=NO",
    LPM_DEST_ADD_SUB_component.lpm_pipeline = 1,
    LPM_DEST_ADD_SUB_component.lpm_representation = "UNSIGNED",
    LPM_DEST_ADD_SUB_component.lpm_type = "LPM_ADD_SUB",
    LPM_DEST_ADD_SUB_component.lpm_width = RDDMA_AVL_ADDR_WIDTH;

    *********************************************************************************************************************************

    Lösung

    Die Problemumgehung besteht darin, den Eingangssignalvektor des .datab-Ports wie unten gezeigt ordnungsgemäß null zu erweitern.

     

    .datab ({{(RDDMA_AVL_ADDR_WIDTH-12){1'b0}}, rd_dw_size, 2'b00}),

     

    Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel® Quartus® Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.