Warum erlauben Intel® Arria® 10 und Intel Cyclone® 10 GX PCIe* Hard IPs einem Speicher schreibfertiges TLP nicht, ein Speicherlese-TLP zu bestehen?

Bei den Intel® Arria® 10 und Intel Cyclone® 10 GX PCIe* Hard IPs gibt es eine Designbeschränkung, die keinen Bypass-Puffer zum Speichern von Speicher-Lese-TLPs haben.  Wenn es keine Gutschrift gibt, TLPs zum Lesen des Speichers zu senden, bleiben diese TLPs in der Warteschlange, was dazu führt, dass TLPs zur Fertigstellung von Speicherschreiben head-of-line blockiert werden.  Intel® Arria® 10 und Intel Cyclone® 10 GX PCIe* Hard IPs gestatten es keinem Speicher-Schreibfertigstellungs-TLP, ein Speicherlese-TLP zu übergeben, da die Hard IP keinen Bypass-Puffer hat, um Speicher-Lese-TLPs beiseite zu legen und der Speicher-Schreibfertigstellung TLP nachzugeben, um diese Speicherlese-TLPs vorzurücken.

Für dieses Problem gibt es keine Problemumgehung.  Die Benutzeranwendung und -software sollten sich der Einschränkungen bewusst sein und sich um dieses Szenario kümmern.

Dieses Problem wird in zukünftigen Versionen der IP-Softwareversion nicht behoben.