Aufgrund eines Problems mit der Intel® Quartus® Prime Software hat die 1G/2,5G/5G/10G Multi-Rate Ethernet PHY Intel® FPGA IP eine falsche Art von Schnittstelle für die rx_digitalreset und tx_digitalreset Signale, daher können Sie diese beiden Signale nicht mit dem Transceiver PHY Reset Controller verbinden Intel FPGA IP im Platform Designer. Der richtige Schnittstellentyp für die rx_digitalreset und tx_digitalreset Signale ist condsupport NOT reset.
Exportieren Sie die rx_digitalreset - und tx_digitalreset-Signale von Platfrom Designer und stellen Sie eine manuelle Verbindung auf Register-Transfer-Level (RTL) her. Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 18.1 behoben.