Artikel-ID: 000081824 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 08.01.2016

Wie instanziieren Sie die hard input FIFO von ALTDQ_DQS2 in Stratix V manuell?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei Designs in Stratix® V-Geräten, die die ALTDQ_DQS2-Megafunktion mit aktivierter FIFO-Hard-Input-Funktion verwenden, gibt es ein bekanntes Problem, bei dem die FIFO-Hard-Input-Funktion nicht korrekt instanziiert wird. Beachten Sie bei der Aktivierung von FIFO mit harter Eingabe Folgendes: 

     

    1. You muss sowohl "stratixv_read_fifo" als auch "stratixv_read_fifo_read_enable" Blöcke gemäß der UniPHY-Implementierung instanziieren

    2. Für "altdq_dqs2_stratixv_.sv" sind einige Bearbeitungen erforderlich, andernfalls erhalten Sie während der Kompilierung den folgenden Fehler:

     

                Fehler (175001): DQS Logic Block konnte nicht platziert werden – Dynamic OCT Control Path, gespeist vom DQS I/O-Pad

    Lösung

    Wenden Sie sich an den Altera® Support, um einzelheiten zu den Blöcken "stratixv_read_fifo" und "stratixv_read_fifo_read_enable" sowie die in der Datei "altdq_dqs2_stratixv_.sv" notwendigen Änderungen zu erhalten.

    Dieses Problem wird in einer zukünftigen Version der Quartus® II Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Stratix® V FPGAs
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V E

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.