Kritisches Problem
Wenn Sie PCI Express IP (Gen1 oder Gen2) mit Coreclk größer verwenden als oder gleich 250 MHz können Einrichtungsfehler für die Übertragung auftreten von der PCIE_HIP bis zur Kernübertragung mit einer zu großen mTco-Verzögerung.
Falsche Daten wurden in der Quartus II Softwareversion verwendet 11.1 und die Daten wurden in SP1 korrigiert.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.