Artikel-ID: 000081487 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.06.2013

Kann das DDR3-mem_reset_n-Signal über ein vom Benutzer zugängliches Register gesteuert werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Nein, es gibt kein vom Benutzer zugängliches Register zur Steuerung des Status des mem_reset_n signals. Der Benutzer kann mem_reset_n durch Geltend machen der global_reset_n oder soft_reset_n Eingaben an den Controller geltend machen. Die Zeit, während der die mem_reset_n aktiv-niedrig bestätigt wird, wird vom DDR3-Controller kontrolliert.
Lösung

Zugehörige Produkte

Dieser Artikel bezieht sich auf 20 Produkte

เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Arria® V GX
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GZ
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Arria® II GZ
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.