Aufgrund eines Problems mit der Altera® Hard IP für PCI Express® in Arria® V- und Cyclone® V-Geräten wird der Fehler durch Umschalten des cpl_err-Signals nicht in den Fehlerstatusregistern protokolliert. Dieses Problem betrifft alle cpl_err[*] Signale, nicht jedoch die cpl_err_func Signale.
Die Logik der Anwendungsschicht muss einen LMI-Schreibvorgang in das entsprechende Fehlerregister ausführen und das entsprechende TLP erstellen, um das beschriebene Problem zu umgehen. Siehe Tabelle 2-29 Fertigstellungsstatus-Feldwerte in der PCI Express Base 3.0-Spezifikation.
Dieses Problem soll nicht in einer zukünftigen Quartus® II-Softwareversion behoben werden.