Artikel-ID: 000081227 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.12.2014

Warum schlägt die Konfiguration von Active Serial (AS) bei Stratix® V-, Arria® V- und Cyclone® V-Geräten fehl, wenn ein EPCQ-Gerät verwendet wird, das in einer Embedded-Umgebung programmiert wird?

Umgebung

  • Intel® Quartus® II Software
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Programmierung eines EPCQ-Geräts mit Raw Programming Data (.rpd)-Datei, Hexadecimal-Datei (Intel-Format) (.hex) oder einem anderen Dateityp in einer eingebetteten Umgebung außerhalb der Quartus® II Software kann die Konfiguration von AS in 28-nm-Gerätefamilien (Stratix® V, Arria® V und Cyclone® V-Geräte ausfallen).

    EPCQ-Geräte verfügen über ein nichtflüchtiges Konfigurationsregister (NVCR).  Der NVCR muss entsprechend dem EPCQ-Geräte- und Konfigurationsmodus in 28-nm-Gerätefamilien auf einen angemessenen Wert eingestellt sein.  Bei Verwendung einer JTAG Indirect Configuration (.jic)-Programmierdatei oder des AS-Programmiermodus im Quartus II Software-Programmierer wird NVCR während der Programmierung des EPCQ-Geräts automatisch eingestellt.

    Lösung

    Sie müssen den NVCR so einstellen, dass der folgende Vorgang ausgeführt wird:

    1. Ausführen der Write Enable Operation: Opcode b'0000 0110.
    2. Führen Sie eine nichtflüchtige Schreib-Konfigurationsregisteroperation aus: Opcode b'1011 0001 gefolgt von 16-Bit-Registerwert.
    3. Setzen Sie den 16-Bit-Registerwert als b'1110_111y_xxxx_1111 wobei y das Adressbyte ist (0 ist 4-Byte-Adressierung, 1 ist 3-Byte-Adressierung) und xxxx der Dummy-Cycles-Wert ist.
    4. Verwenden Sie die folgenden 16-Bit-Registerwerte entsprechend der Dichte des EPCQ-Geräts und des AS-Konfigurationsmodus (x1 oder x4):

    EPCQ16, EPCQ32, EPCQ64 und EPCQ128

    • AS x1/AS x4 b'1110_1111_1100_1111 (Adressierungsmodus 3-Byte/ Dummy-Zyklen = 12)

    EPCQ256, EPCQ512

    • AS x1 b'1110_1110_0100_1111 (Adressierungsmodus 4-Byte / Dummy-Zyklen = 4)
    • AS x4 b'1110_1110_1010_1111 (Adressierungsmodus 4-Byte / Dummy-Zyklen = 10)

    Da das Register nichtflüchtig ist, müssen Sie dieses Register nur einmal festlegen, solange Sie den Konfigurationsmodus nicht ändern.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 16 Produkte

    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GT
    Konfigurationskomponenten für Intel® FPGAs
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Cyclone® V E
    Cyclone® V SE SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GZ
    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® V E

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.