Artikel-ID: 000081158 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es in den Quartus II Softwareversionen 7.2 SP3 und früher bekannte Probleme mit der LVPECL-Unterstützung für Stratix III Geräte?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, wenn Sie LVPECL für eine dedizierte Takteingabe auf einer Zeilen-I/O-Bank verwenden, gestatten die Quartus® II Softwareversionen 7.2 SP3 und früher fälschlicherweise die Zuweisung von 3,0V- und 3,3V-I/O-Standards an Ausgabestifte in derselben Bank wie die LVPECL-Takteingabe.

Wenn Sie LVPECL auf einem dedizierten Takteingangsstift verwenden, der sich auf einer Reihenbank in Stratix® III Geräten befindet, muss VCCPD mit 2,5 V verbunden sein. Wenn VCCPD mit 2,5 V verbunden ist, kann die I/O-Bank nur Ausgangsoperationen für Spannungen unterstützen, die weniger oder gleich 2,5 V sind.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.