Kritisches Problem
Die Dreifachgeschwindigkeits-Ethernet-MegaCore-Funktion kann wiederherstellungen haben Timing-Verletzung. Der fehlerhafte Pfad enthält ein globales Taktsignal aus der FPGA Kernlogik angetrieben.
Die Verletzung des Wiederherstellungszeitablaufs kann sich auf Ihr Design in der Hardware auswirken. während des Reset-Zustands.
Dieses Problem betrifft alle Designs, die Arria V-Geräte in der Version verwenden 13.0 der Dreifach-Speed-Ethernet-MegaCore-Funktion.
Sie müssen das Signal in der Quartus II Software einschränken bei verwendung eines globalen Taktgebers (GCLK). Zum Quartus II Softwarekompilierungsbericht, um den richtigen Pfad für die Betroffenen zu finden Reset-Pfad. Zum Beispiel, wenn das Signal mit der Timing-Verletzung ist die globale Reset-altera_tse_reset_synhronizer_chain_out, verwenden die folgende Quartus II Softwarezuweisung, um das Signal zu erzwingen um keinen GCLK zu verwenden:
set_instance_assignment name GLOBAL_SIGNAL OFF (aus) auf altera_tse_ps_pma:altera_tse_pcs_pma_instlaltera_tse_top_1000_base_x:altera_tse_top_1000_base_x_instlaltera_tse_reset_synchronizer:reset_sync_0laltera_tse_reset_synchronizer_chain_out
Dieses Problem wird in einer zukünftigen Version des Dreifachen behoben Speed-Ethernet-MegaCore-Funktion.