Warum hängt der Ethernet-IP-Kern mit niedriger Latenz von 40 bis 100 Gbit/s auf oder sendet er fehlerhafte Pakete für bestimmte TX-Avalon-ST-Schnittstellenbedingungen?

Die Ethernet-IP-Core-Versionen mit geringer Latenz von 40 bis 100 Gbit/s vor der Quartus® Prime Software v16.0 bewältigen die folgenden Bedingungen an der TX Avalon-ST-Schnittstelle nicht korrekt. Alle Designs, die die früheren Versionen des IP-Kerns verwenden, können fehlerhafte Pakete aufhängen oder senden, wenn die folgenden Bedingungen auftreten:

1. TX valid geht innerhalb eines gültigen Pakets zwischen Start-of-Packet (SOP) und End-of-Packet (EOP) niedrig (Client setzt das gültige Signal während der Übertragung eines Multi-Zyklus-Pakets zurück)
2. Paketgröße unter neun Byte
3. Back-to-Back-SOPs
4. Zurück zu den EOPs

Obwohl das Avalon-ST-Protokoll diese Situationen zulässt, unterstützt der IP-Kern sie nicht.

Fehlerhafte Pakete können FCS oder andere Fehler haben oder weniger als die mindeste IPG-Länge haben.

In den Versionen vor 16.0 des IP-Kerns müssen Sie die Anwendung ändern, um diese Bedingungen zu vermeiden. Das Problem beim Aufhängen des IP-Kerns ist im Ethernet-IP-Core v16.0 und neuer mit niedriger Latenz von 40 bis 100 Gbit/s behoben. Der IP-Kern identifiziert diese Bedingungen als ungültige Eingaben und markiert sie als Fehler.