Artikel-ID: 000080757 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.02.2013

DDR3-Designs mit Viertelrate für Arria V-Geräte mit 667 MHz können ausfallen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft DDR3-Produkte.

    DDR3-Designs mit Viertelrate, die auf Arria V-Geräte ausgerichtet sind und ausgeführt werden bei 667 MHz erfüllen möglicherweise nicht die Timing-Anforderungen an Adresse und Befehl und Capture-Pfade lesen.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, die folgende Einschränkung hinzuzufügen. zur SDC-Datei:

    wenn {} { foreach { ck_pin } { set_clock_uncertainty -von [get_clocks ] -zu [get_clocks ] -add -hold 0.200 }}

    Darüber hinaus werden Speicherkomponenten mit 800 MHz Geschwindigkeit empfohlen.

    Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Arria® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.