Artikel-ID: 000080680 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.10.2019

Warum zeigt mein FPGA P-Tile Avalon® Memory Mapped (Avalon-MM) IP für PCI Express* eine geringere Leseleistung in Quartus® Prime Pro Version 19.3?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Avalon-MM Intel® Stratix® 10 Hard IP+ für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der FPGA P-Tile Avalon® Memory Mapped (Avalon-MM) IP für PCI Express* unterstützt derzeit bis zu 64 ausstehende Anforderungen mit einer maximalen Leseanforderungsgröße von 512 Byte. Wenn die Roundtrip-Latenz (Zeit vom Lesevorgang im Speicher bis zum Abschluss) größer als 1,5 us ist, reicht die Anzahl der ausstehenden Anforderungen möglicherweise nicht aus, um den Lesedurchsatz zu sättigen.

Lösung

Optimieren Sie die BIOS-Einstellungen für die Leistung, um die Latenz zu reduzieren.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Stratix® 10 DX FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.