Artikel-ID: 000080675 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.05.2019

Warum schlägt die Simulation des Intel® FPGA Dreifachgeschwindigkeits-Ethernet-IP-Kerns in Mentor* ModelSim-Designs fehl, die auf Intel® Arria® 10 und Intel® Cyclone® 10 GX-Geräte abzielen?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems mit den Intel® FPGA-Triple-Speed-Ethernet-IP-Designs, die auf die Intel® Arria® 10 und Intel® Cyclone® 10 GX-Geräte abzielen, kann eine Simulation fehlschlagen, wenn der Mentor* Modelsim Simulator in der Intel® Quartus® Prime Pro Software Version 19.1 verwendet wird.

    Lösung

    Um dieses Problem zu umgehen, deaktivieren Sie die Optimierung im Simulator, indem Sie die Kennzeichnung "-voptargs= acc" im Simulationsskript msim_setup.tcl durch die Kennzeichnung "-targs= acc" ersetzen.

    Dieses Problem wurde ab Version 20.3 der Intel® Quartus® Prime Pro Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Cyclone® 10 FPGAs
    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.