Artikel-ID: 000080581 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 30.06.2014

Die Hardware- und Software-Simulationsergebnisse unterscheiden sich bei der Verwendung des Preadder-Modus mit einem nicht vorsignierten Signal

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Simulationsproblem wurde in der Quartus II Softwareversion 13.0 gefunden, wirkt sich aber auf die Versionen 11.1 bis 13.0 aus. Wenn Sie digitale Signalverarbeitung (DSP) oder Medienzugriffskontrolle (MAC) (MAC) DIREKT instanziieren, erfolgt DIEs in Ihrem Design, Ihrer Hardware und Die Ergebnisse der Softwaresimulation unterscheiden sich, wenn der Preadder-Modus mit einem nicht vorsignierten Signal verwendet wird. Die Simulationsergebnisse unterscheiden sich, wenn die Präadder-Subtraction und die unsignierte Preadder-Eingabe gleichzeitig verwendet werden; Auf der Hardware ist die Preadder-Eingabe ausgeschildert, so dass alle Die Eingabe zum Multiplikator wird als unterzeichnet dargestellt. Dieses Problem gilt für die Arria V- und Cyclone V-Geräte.

    Lösung

    Die 13.1 Quartus II Softwareversion umfasst Rechtliche Überprüfungen, um zu verhindern, dass Sie diesen Fehler erzeugen. Für frühere Versionen gibt es keine Problemumgehung.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Cyclone® V FPGAs und SoC FPGAs
    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.