Artikel-ID: 000080579 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.05.2013

Einige CPRI IP-Core-Varianten, die mit dem erweiterten 1-Mapping-Modus konfiguriert sind, erzielen möglicherweise keinen zeitlichen Abschluss.

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Wenn Ihre CPRI IP-Kernveränderung mit Mapping konfiguriert ist auf Advanced 1 eingestellter Modus und das Zielgerät Produktreihe und CPRI-Zeilenrate auf eine der folgenden Kombinationen eingestellt sind, Ihr CPRI IP-Kern kann den zeitlichen Abschluss nicht erreichen.

Der zeitliche Ablauf des Abschlussfehlers wurde in den folgenden Ausführungen beobachtet Kombinationen der Zielgerätereihe und der CPRI-Leitungsrate:

  • Arria-V-Gerät mit CPRI-Leitungsrate von 6,144 Gbit/s
  • Stratix-V-Gerät mit CPRI-Leitungsrate 9,8304 Gbit/s
Lösung

Dieses Problem hat keine Problemumgehung.

Dieses Problem wurde in Version 12.1 der CPRI MegaCore-Funktion behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Arria® V FPGAs und SoC FPGAs
Stratix® V FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.