Aufgrund eines Problems in der Quartus® Prime Software Version 18.1 Update 1 und früher sehen Sie möglicherweise die Warnmeldung für die ungebundene Komponente "MY_UART_TESTIP_RS232_0" in der Simulator-Protokolldatei, während Sie die Simulation für RS232 UART IP mit in VHDL generierten Simulationsdateien ausführen. Dies liegt daran, dass einige IP-Dateien für die Simulation fehlen.
Um dieses Problem zu umgehen, wählen Sie Verilog aus, während Sie die RS232 UART IP-Simulationsdateien in Platform Designer generieren.