Artikel-ID: 000080298 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum erhalte ich eine Warnung bezüglich der Breite des "rx_recovered_clk" der XAUI-PHY-IP?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Es gibt ein bekanntes Problem mit der XAUI-PHY-IP, bei der die Port-Breite des "rx_recovered_clk"-Signals in der generierten HDL vom MegaWitärd™ die falsche Breite ist.  Die Breite ist 3 Bit breit, wenn sie 4 sein sollte.

    Dieses Problem wurde in Quartus® II v11.0 und v11.0sp1 eingeführt, wurde aber mit v11.1 behoben.  Zu den betroffenen Geräten gehören alle Varianten Stratix® IV, Arria® II, Cyclone® IV und HardCopy® IV, die Transceiver umfassen.

    Lösung

    Eine Problemumgehung für Quartus II v11.0 besteht darin, die Breite manuell auf 4 Bits zu ändern.  Diese Problemumgehung gilt auch für Qaurtus II v11.0sp1.  Es besteht jedoch ein Patch, der auf Quartus II v11.0sp1 angewendet werden kann.  Dieser Patch kann über die folgenden Links heruntergeladen werden:

    Quartus II SoftwareVersion 11.0SP1 Patch 1.32 für Windows

    Quartus II SoftwareVersion 11.0SP1 Patch 1.32 für Linux

    Quartus II Software Version 11.0SP1 ReadMe für Patch 1.32

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 8 Produkte

    Stratix® IV FPGAs
    Arria® II FPGAs
    Cyclone® IV FPGAs
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Arria® II GX
    เอฟพีจีเอ Arria® II GZ
    HardCopy™ IV GX ASIC-Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.