Artikel-ID: 000080169 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 22.10.2013

Fehler: Operand 0 muss FPSCR sein --'vmsr fpexc, r0'

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der SoC Embedded Design Suite kann dieser Fehler während der Kompilierung von ARM DS-5 Altera Edition auftreten, wenn vmsr fpexc, r0 im .s-Assemblercode verwendet wird.

Lösung

Um dieses Problem zu umgehen, laden Sie das neueste Mentor Sourcery CodeBench Lite-Paket von www.Mentor.com herunter und aktualisieren Sie den gcc-Compiler in <Quartus II Installation>/embedded/host_tools/mentor/gnu/arm/baremetal.

Dieses Problem wurde ab Version 15.1 der SoC Embedded Design Suite behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.