Artikel-ID: 000080126 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.04.2014

Warum kann meine Stratix® V Hard IP für PCI Express in der Gen3-Konfiguration nicht mit L0 verbunden werden, nachdem ich Pin PERST in der Simulation umgeschaltet habe?

Umgebung

  • PCI Express*
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Simulation von Stratix® V und Arria® V GZ Hard IP für PCI Express® als Endpunkt kann die PCIe Hard IP bei Speed stecken bleiben. Wiederherstellung, wenn die Hard IP nach dem Verbinden mit Gen3 L0 zurückgesetzt wird. Dies ist ein bekanntes Problem im Simulationsmodell und hat keine Auswirkungen auf die Hardware.

    Lösung

    Das Problem wird in einer zukünftigen Quartus® II-Softwareversion behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Arria® V GZ
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.