Beschreibung
Aufgrund eines Problems mit den Designbeispielen sehen die folgenden Designvarianten Unterflussfehler, wenn sie mit Paketen getestet werden, die mehr als 4100 Byte lang sind:
1) 10M/100M/1G/10G Ethernet-Designbeispiel
2) 1G/10G Ethernet-Designbeispiel
Dieser Fehler wird durch die Größe des externen FIFO-Puffers zwischen der MAC und dem Datenverkehrscontroller verursacht. Die Größe von 8 x 512 Byte ist zu klein, was dazu führt, dass die Avalon-ST-gültigen Signale während der Frame-Übertragung de-bestätigt werden.
Auswirkungen
----------
Benutzer beobachten beschädigte Pakete und CRC-Fehler, die vom Paketmonitor gemeldet werden.
Lösung
Um dieses Problem zu umgehen, erhöhen Sie die Tiefe der externen FIFO-, altera_eth_fifo_tx- und altera_eth_fifo_rx Instanzen, indem Sie die DC_FIFO_DEPTH- und SC_FIFO_DEPTH Parameterwerte von 512 auf 2048 in rtl/altera_eth_channel.sv ändern.