Artikel-ID: 000079845 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 24.11.2011

Fehler beim Kompilieren von DDR2-Designs unter 240 MHz in DDR2- und DDR3-SDRAM-Controllern mit UniPHY

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Bei DDR2-Designs, die mit Frequenzen von 240 MHz oder weniger arbeiten, der Verteiler zeigt möglicherweise die Fehlermeldung an: Can’t place Top/Bottom or Left/Right PLL.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, das Entfernen zu aktivieren. Syntheseoption "Duplikatsregister ".

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.