Triple-Speed Ethernet (TSE) MegaCore® IP hat viele Clock-Domains, und alle Reset-Signale, die mit jeder Taktdomäne synchronisiert werden, werden von nur einem Reset-Eingangssignal in der TSE-IP genereiert.
Daher muss das Reset-Signal zurückgesetzt werden, nachdem alle Takte stabil sind.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.