Artikel-ID: 000079785 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.10.2011

# FATAL ERROR beim Laden des Designs während der Simulation mit Mentor Graphics ModelSim-Altera

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn Sie versuchen, eine Simulation zu simulieren, verwenden Sie das Mentor Graphics ModelSim-Altera Software, ein VHDL-Design, das eine PHY-Megafunktion mit geringer Latenz enthält bei einem 10-Gbit/s-Datenpfad schlägt die Simulation fehl, mit ähnlichen Fehlern wie Folgendes:

    # ** Fatal: Error occurred in protected context. # Time: 0 ps Iteration: 0 Instance: /test_tst/test_inst/test_inst/// File: nofile # FATAL ERROR while loading design # Error loading design

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.