Artikel-ID: 000079768 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.02.2014

SDRAM ECC im Preloader deaktiviert

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Qsys kann keine DDR-Schnittstelle in der HPS-Komponente generieren mit aktiviertem ECC. Wenn Sie versuchen, eine solche Schnittstelle anzugeben, wird das Ergebnis ist eine Schnittstelle ohne ECC. Je nach der angegebenen Schnittstellenbreite, die resultierende Schnittstellenbreite wie folgt ist:

    Angegebene BreiteResultierende Breite
    2416
    4032
    Lösung

    Führen Sie ein Upgrade auf die Altera Complete Design Suite v13.0 SP1 oder neuer durch.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Cyclone® V FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.