Artikel-ID: 000079642 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum gibt es keinen Wiederherstellungs- und Entfernungszeitbericht für mein Speicherschnittstellen-Design, das durch DTW (der DDR Timing Wizard) eingeschränkt ist?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Es kann keinen Wiederherstellungs- und Entfernungsbericht für ein solches Design geben, wenn Sie den postamble Pfad im Design nicht durchtrennt haben.

Um zu sehen, ob dies möglicherweise das Problem ist, überprüfen Sie zunächst, ob der postamble Pfad mit einer der folgenden Methoden durchtrennt wird:

  • Öffnen Sie für den Classic Timing Analyzer den Zuweisungseditor in der Quartus® II Software und stellen Sie sicher, dass die Knoten, die mit |dqs_io~regout der Spalte Von enden, auf "Ein" gesetzt sind. Für jede DQS-Gruppe sollte eine Zuweisung vorhanden sein.
  • Verwenden Sie für den TimeQuest Timing Analyzer die Aufgabe "Report SDC " und überprüfen Sie den False Path-Bericht .

Beachten Sie, dass sich die Knotennamen je nach dem für den Controller verwendeten Namen unterscheiden können. Ein Beispiel für den vollständigen Namen des Knotens lautet wie folgt: my_core:my_core_ddr_sdram| my_core_auk_ddr_sdram:my_core_auk_ddr_sdram_inst|my_core_auk_ddr_datapath:ddr_io| my_core_auk_ddr_dqs_group:\g_datapath:1:g_ddr_io|dqs_io~regout

my_core ist der Name der Variation des Controllers und "g_datapath:0" bezeichnet die DQS-Gruppennummerierung.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.