Artikel-ID: 000079577 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.05.2013

Warum funktionieren die UART RX- und TX-Linien in der Loopback-Simulation eines Qsys-Systems nicht?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Durchführung einer Verhaltenssimulation des RS232 UART IP-Kerns von Qsys wird ein Terminal-Emulationsmodell simuliert, um benutzerdefinierte RS232-Ein- und Ausgabe bereitzustellen.  Dies wird im Benutzerhandbuch für Embedded Peripheral im Abschnitt dokumentiert.

    http://www.altera.com/literature/ug/ug_embedded_ip.pdf

    Es ist nicht möglich, die seriellen RX- und TX-Pins direkt in der Verhaltenssimulation zu verwenden, z. B. für Tests wie Loopback oder die Verbindung zu anderen RS232-Geräten.

    Diese Einschränkung wirkt sich nicht auf die Timing-Simulation aus, die die RX- und TX-Pins genau modelliert.

    Lösung

    Simulationsunterstützung für zukünftige Versionen von UART IPs kann in zukünftiger Version enthalten sein.  Wenn Sie an dieser Funktionalität interessiert sind, reichen Sie bitte eine Serviceanfrage über MySupport ein, um Ihr Interesse zu registrieren.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.