Artikel-ID: 000079463 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.09.2014

Niedrige Latenz bei 40 bis 100 GbE IP-Core-Timing-Problemen in der Version 14.0 Arria 10 Edition

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Wenn Sie den veröffentlichten IP-Kern mit geringer Latenz von 40 bis 100 GbE kompilieren Mit der Quartus II Software v14.0 Arria 10 Edition können Sie auf die folgenden Timing-Probleme:

  • CAUI-4 LL 40-100GbE IP-Core-Varianten könnten gekennzeichnet werden Verletzungen der Pulsbreite
  • LL 100GbE IP-Core-Varianten können Setup-Verletzungen aufweisen
  • Alle LL 40-100GbE IP-Core-Varianten können Verletzungen enthalten
Lösung

Dieses Problem hat keine Problemumgehung.

Dieses Problem wird in einer zukünftigen Version der geringen Latenz behoben. 40- und 100-Gbit/s Ethernet MAC und PHY MegaCore Funktion.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.