Dieser Fehler kann auftreten, wenn Sie die ALTLVDS_TX- oder ALTLVDS_RX Mega-Funktion für Stratix® V Gerätedesigns in den Quartus® II Softwareversionen 10.0, 10.0 SP1, 10.1 und 10.1 SP1 verwenden.
Dieser Fehler kann selbst dann auftreten, wenn genügend fPLL-Ressourcen vorhanden sind, um das Design zu platzieren. Ein Problem mit dem Intel® Quartus® II Verbinder hindert ihn daran, die Designressourcen erfolgreich zu platzieren.
Sie können dieses Problem umgehen, indem Sie dem Takteingangsstift, den ALTLVDS_TX Sendern und den ALTLVDS_RX Empfängern die Pin-Position zuweisen. Sie können bestimmte Pin-Standortzuweisungen oder allgemeine Standortzuweisungen wie "EDGE_TOP" oder "EDGE_BOTTOM" vornehmen. Sobald Sie Standortzuweisungen für den Takteingang, die Sender und Empfänger vornehmen, sollte das Design passen können, sofern die erforderlichen Ressourcen im ausgewählten Gerät verfügbar sind.
Dies ist in Version 11.0 der Intel® Quartus® II Software behoben.