Wenn Sie den DDRx mit UniPHY Version 11.0 Controller in bestimmten Situationen ausführen, können Sie Ineffizienzen auf dem Speicherbus bemerken, die nicht vorhanden waren, wenn Sie den DDRx mit UniPHY 10.1 Controller ausführen. Diese Ineffizienzen führen zu Lücken zwischen Lese- oder Schreib-Bursts und verringern den Durchsatz des Bus.
Die Ineffizienzen sind darauf zurückzuführen, dass der Controller einen zusätzlichen Taktzyklus zwischen back-to-back aktiviert (zu verschiedenen Banken) benötigt. Eine Aktivierungsverzögerung führt zu einer Verzögerung der nachfolgenden Lese-/Schreibtransaktion, was zur Deaktivierung der local_ready führt. Dies führt dazu, dass der Controller weniger effizient ist als die 10.1-Version.
Dieses Problem wird in einer zukünftigen Version der Quartus® II Software behoben.