Möglicherweise sehen Sie den oben genannten Fehler, wenn Sie Ihren DDR3 UniPHY-Controller mit dem ModelSim-Intel® FPGA simulieren. Die Ursache des Fehlers ist die Bestellung der Kompilierungsbibliotheken im ModelSim vsim Ausarbeitungs-Aufruf.
Sie müssen sicherstellen, dass die Bibliothek mit den kompilierten DDR3-Dateien zuerst im Befehl aufgeführt ist. In diesem Fall enthält das Arbeitsverzeichnis die kompilierten DDR3-Dateien:
vsim -chipsatz -t ps -L work -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L altera_mf -L altera_lnsim -L stratixiv <top_level_filename>
Es wird empfohlen, dass Sie der Datei- und Bibliotheksbestellung in der Datei msim_setup.tcl folgen, die im Verzeichnis <IP_variation_name>_sim/Mentor angegeben ist .