Artikel-ID: 000079245 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.10.2013

Wofür wird der afi_reset_export_n Port verwendet?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    DDR3 SDRAM Controller mit UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Wofür wird der afi_reset_export_n Port verwendet?

Lösung

Ab der Quartus® II Softwareversion 13.0 generieren die Speichercontroller mit UniPHY IP einen zusätzlichen Port afi_reset_export_n, wenn die PLL-Freigabe nicht aktiviert ist oder die PLL-Freigabe auf Master eingestellt ist.

Dieser Port ist eine Duplikation des afi_reset_n-Ports und kann mit dem afi_reset_n-Port der PLL-Sharing-Slave-Controller verbunden werden. Wenn die PLL nicht freigegeben wird, kann der afi_reset_export_n Port unverändert bleiben. Der afi_reset_n Ausgangsport sollte weiterhin verwendet werden, um eine Verbindung zur Benutzerlogik herzustellen.

Im Beispieldesign, das mit der UniPHY IP generiert wurde, finden Sie ein Beispiel für die Verwendung dieses Ports.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 20 Produkte

Cyclone® V SX SoC-FPGA
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Cyclone® V GX
Arria® V ST SoC-FPGA
Arria® V SX SoC-FPGA
Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Arria® V GX

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.