Artikel-ID: 000079111 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 13.08.2012

Wie kann ich verhindern, dass die Quartus II Software PLLs in meinem Design niert?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Sie könnenPL in der Quartus® II Software deaktivieren, indem Sie der .qsf-Datei die folgende Zuweisung hinzufügen:

set_global_assignment -Name AUTO_MERGE_PLLS AUS

Auf diese Einstellung kann auch über das Menü Zuweisungen zugegriffen werden, indem Sie auf Einstellungen -> Die Einstellungen von "Verteiler" -> Weitere Einstellungen für Die Mitverbinder klicken.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

Stratix® V FPGAs
Stratix® IV FPGAs
Stratix® III FPGAs
Stratix® II FPGAs
Stratix® FPGAs
Intel® MAX® 10 FPGAs
Cyclone® V FPGAs und SoC FPGAs
Cyclone® IV FPGAs
Cyclone® III FPGAs
เอฟพีจีเอ Cyclone® II
Cyclone® FPGAs
Intel® Arria® 10 FPGAs und SoC FPGAs
Arria® V FPGAs und SoC FPGAs
Arria® II FPGAs
เอฟพีจีเอ Arria® GX

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.