Die Stratix® V Hard IP für PCI Express® fordert die Verbindungspartner auf, Gen-3-Daten standardmäßig entweder mit 7 oder 8 voreingestellt zu übertragen. Je nach Kanaleigenschaften kann die Verwendung von Preset 9 für die Hard IP Requesting Preset zusammen mit voller Bandbreite für die Gain-Spitzenfrequenz des Equalizers einen besseren Eye-Margin beim Hard-IP-Empfänger bieten.
Führen Sie die folgenden Schritte aus, um die Arbeit zu implementieren.
a) Um die Hard IP RTL zu ändern, um seinen Link-Partner zur Übertragung mit Voreinstellung 9 der Gen3 anzufordern, folgen Sie den schritten unten.
1. Bearbeiten Sie die generierte altpcie_sv_hip_ast_hwtcl.v Datei in \top\synthesis\submodule\
2. Ändern Sie die folgenden Zeilen aus:
localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef==1)?gen3_coeff_1_hwtcl [17:0]: 18\'h7;
localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef===1)?gen3_coeff_2_hwtcl [17:0]: 18\'h8;
localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef===1)?gen3_coeff_3_hwtcl [17:0]: 18\'h7;
localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef==1)?gen3_coeff_4_hwtcl [17:0]: 18\'h8;
An
localparam [17:0]gen3_coeff_1 = (hwtcl_override_g3rxcoef===1)?gen3_coeff_1_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_2 = (hwtcl_override_g3rxcoef==1)?gen3_coeff_2_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_3 = (hwtcl_override_g3rxcoef==1)?gen3_coeff_3_hwtcl [17:0]: 18\'h9;
localparam [17:0]gen3_coeff_4 = (hwtcl_override_g3rxcoef==1)?gen3_coeff_4_hwtcl [17:0]: 18\'h9;
b) Fügen Sie die Zuweisung unten für jeden Transceiver-Pin für die PCIe-IP hinzu, die Sie mit dieser Änderung anpeilen.
set_instance_assignment -name XCVR_RX_EQ_BW_SEL BW_FULL_12P5 – zu