Artikel-ID: 000078912 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.10.2013

Was ist der richtige Empfänger-DC-Gain-Bereich für die XCVR_RX_DC_GAIN qsf-Variable in Cyclone V Transceiver-Geräten?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der korrekte Equalizer-Bereich für die XCVR_RX_DC_GAIN qsf-Variable in Cyclone® V Transceiver-Geräten ist 0-1.

    Dies wird fälschlicherweise als 0-4 im Transceiver PHY IP Core Benutzerhandbuch angezeigt.

    Dies wird in einer zukünftigen Revision des Transceiver PHY IP Core Benutzerhandbuchs aktualisiert.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Cyclone® V GX
    Cyclone® V ST SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.