Artikel-ID: 000078896 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 17.07.2014

Fehler: {variation_name}_p0_pin_map.tcl: PLL-Referenzuhr konnte nicht gefunden werden

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Der oben beschriebene Fehler kann auftreten, wenn die PLL-Referenz-Takteingabe an den UniPHY-basierten Speichercontroller von einer anderen PLL gespeist wird. Es wird zwar nicht empfohlen, PLLs zu kaskadieren, ist jedoch zulässig, und das Design sollte mit Warnungen, aber ohne Fehler kompilieren.

    Die Ursache des oben genannten Fehlers ist, dass die Anzahl der Werte für den Referenz-Takt den Wert im _p0_get_input_clk_id Verfahren in der Datei _p0_pin_map.tcl überschritten hat.

    Lösung

    Führen Sie die folgenden Schritte aus, um den Fehler zu beheben:

    • Öffnen Sie die Datei _p0_pin_map.tcl
    • Suchen Sie nach der Zeichenkette results_array 9
    • Ändern Sie den Wert von 9 in einen größeren Wert, z. B. 20
    • Speichern Sie die Datei _p0_pin_map.tcl
    • Kompilieren Sie das Design erneut, und der oben beschriebene Fehler sollte nicht angezeigt werden

     

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Stratix® V GS

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.