Artikel-ID: 000078841 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 06.08.2015

Warum sehe ich diese Nachricht bei der Simulierung der Altera Hard IP for PCI Express: # FATAL: <sim time=""> Die aktuelle Link-Geschwindigkeit wird nicht unterstützt?</sim>

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Diese Meldung wird angezeigt, wenn Sie Ihr eigenes Qsys-Projekt mit einer Avalon®-ST-Variante des PCI Express® Hard IP-Kerns erstellen und die Altera® Beispielanwendung (in den Altera erstellten Beispieldesigns mit dem Titel "APPS" bezeichnet) nicht enthalten und die pld_core_ready Signal für die Hard IP Instanziation.

Die vollständigen Nachrichten sehen wie folgt aus:
Anzahl FATAL: die aktuelle Link-Geschwindigkeit wird nicht unterstützt
Anzahl FAILURE: Die Simulation wurde aufgrund eines schwerwiegenden Fehlers gestoppt!

Lösung

Fahren Sie die pld_core_ready Signal auf der Hard IP Core Instanziierung auf 1\'b1.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 17 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Cyclone® V E
Intel® Arria® 10 GT SoC-FPGA
Cyclone® V SE SoC-FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.