Artikel-ID: 000078686 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.08.2012

Warum wird die Breite von DDR3 Avalon Schnittstellensignal 4 Bits "local_rdata_error"?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn Sie einen DDR3 UniPHY IP-Controller mit der option "Enable Error Detection and Correction Logic" eingeschaltet erzeugen, wird in 11.1SP2 und älteren IP-Versionen ein 4-Bit-Fehler-Ausgabesignal local_rdata_error [3:0] generiert. Alle 4 Bits verhalten sich gleich und Only-Bit 0 von local_rdata_error-Signal sollten überwacht werden. Die anderen 3 Bits können ignoriert werden.

    Lösung

    Dieses Problem wird in einer zukünftigen Version der Quartus® II Software und IP behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Stratix® IV GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.