Artikel-ID: 000078675 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.12.2014

Niedrige Latenz 40-100 GbE IP-Core für Stratix V Gerät mit 322 MHz Referenztakt hat eine falsche RX MAC Taktfrequenz

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Der LL 40-100GbE Parametereditor bietet zwei mögliche Werte für den PHY-Referenzfrequenzparameter . Beide Werte sollte eine clk_rxmac Frequenz von 312,5 MHz erzeugen für 40-GbE-Varianten und 390,625 MHz für 100-GbE-Varianten.

In IP-Kernvarianten mit den folgenden Eigenschaften sind jedoch die clk_rxmac-Frequenz ist anders:

  • Die Zielgerätereihe ist die Stratix V-Komponente Familie.
  • Der PHY-Referenzfrequenzparameter hat die Wert von 322.265625 MHz.
Lösung

Dieses Problem hat keine Problemumgehung.

Dieses Problem wird in einer zukünftigen Version der geringen Latenz behoben. 40- und 100-Gbit/s Ethernet MAC und PHY MegaCore Funktion.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® V FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.