Ja. In Version 1.0 von AN 361: Interfacing DDR & DDR2 SDRAM mit Cyclone II Geräten wurden die DDR/DDR2-Maximalfrequenzspezifikationen für die Cyclone II C7 und C8 fälschlicherweise wie folgt aufgelistet
DDR2-Spezifikationen veröffentlicht in AN361v1.0
C6: 167 MHz (korrekt bei Veröffentlicht)
C7: 167 MHz (zu stark)
C8: 133 MHz (zu stark)
Diese anfänglichen Spezifikationen basierten auf einer einfachen Lese-/Schreib-Timing-Analyse und enthalten keine I/O-Umschalterbeschränkungen, Rauschquellen und andere Faktoren. In der Folge ist der Anspruch auf ddr/DDR2 maximalen Frequenzbetrieb, der aggressiver ist als in einem System zu erreichen.
Altera hat eine rigorosere Engpässe-Analyse abgeschlossen und die Cyclone II DDR/DDR2-Geschwindigkeiten wie folgt aktualisiert:
Erzielbare Cyclone II DDR2-Geschwindigkeiten
C6: 167 MHz
C7: 150 MHz
C8 (VIO): 125 MHz
C8 (HIO) : 100 MHz
Erzielbare Cyclone-II-DDR-Geschwindigkeit
C6: 167 MHz
C7: 150 MHz
C8: 125 MHz
Zu beachten ist, dass der ursprüngliche Anspruch auf die maximale Frequenz auf dem Web zwar aggressiver als erzielbar war, aber jeder Benutzer, der versucht, diese Geschwindigkeiten zu erreichen, durch die Quartus II Software mit einer Kennzeichnung gekennzeichnet würde, dass die angeforderte Frequenz zu hoch war. Wenn z. B. Ihr Cyclone II C8/DDR2-Design auf 125 MHz eingestellt war, würde die folgende Warnung ausgegeben werden: "Warnung: DQS-Frequenzeinstellung 125,0 MHz der DQS-I/O-Pin-ddr_dqs[0] sollte weniger als 100,0 MHz sein"
In der Lösung mit dem Titel "Warum erhalte ich eine Warnmeldung, wenn ich für die beworbenen DDR/DDR2-Geschwindigkeiten in der Geschwindigkeitsstufe -7 und -8 Cyclone II FPGAs in Quartus II Versionen 5.0SP1 und niedriger kompiliere?" für weitere Einzelheiten.
Stellen Sie sicher, dass Ihre Design-Ziele auf den aktualisierten Systemnummern basieren, die in Version 1.1 von AN361 aufgeführt sind, und stellen Sie sicher, dass Sie eine Timing-Analyse für Ihr einzigartiges System durchführen, um Ihre tatsächliche Systemgeschwindigkeit zu definieren.