Artikel-ID: 000078625 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.03.2013

Ist es möglich, Boundary Scan-Tests über die HPS JTAG Pins (Hard Processor System) durchzuführen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Nein, es ist nicht möglich, Boundary-Scan-Tests über die HPS JTAG-Pins durchzuführen. Allerdings unterstützen TBE HPS I/O-Pins Boundary-Scan-Tests über die JTAG-Pins der FPGA. Die BSDL-Dateien, die über die Quartus® II Software für Cyclone® V SoC-Geräte generiert werden, umfassen HPS-I/O-Pins, die den Boundary Scan unterstützen.

Hinweis: Für Cyclone V SoC FPGAs müssen Sie sowohl das HPS als auch den FPGA hochfahren, um einen BST-Test (Boundary Scan) durchzuführen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Cyclone® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SE SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.