Artikel-ID: 000078585 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.11.2013

Warum steckt avl_ready in meinem DDR3 UniPHY-basierten Controller in Quartus® II 12.0SP2 niedrig?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    In der Quartus® II Softwareversion 12.0SP2 ist die DQS-Verfolgung für DDR3-Controller aktiviert, die über 533 MHz in Stratix® V und 450 MHz in Arria® V arbeiten. Wenn die DQS-Verfolgung aktiviert ist, wird ein Sequencer-Tracking-Manager (sequencer_trk_mgr.sv) erstellt, der die Verfolgung steuert.

    Es gibt ein Problem in der datei sequencer_trk_mgr.sv, wo das cfg_num_dqs-Signal nur 3 Bits beträgt und bis zu 7 DQS-Gruppen unterstützen kann. Bei DDR3-Schnittstellen, die 64-Bit (8 DQS-Gruppen) oder 128-Bit (16 DQS-Gruppen) sind, wird der Sequenzer-Track-Manager gesperrt, was dazu führt, dass das Avalon busfähige Signal avl_ready niedrig stecken.

     

     

    Lösung

    Dieses Problem wurde in Intel® Quartus® Prime Software Version 12.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 13 Produkte

    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GZ
    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® IV E
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GS

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.