Artikel-ID: 000078384 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum verhält sich die POSPHY4 v2.1.0 MegaCore immer so, als ob der Status-Clock-Edge auf "negative Edge" gesetzt ist?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Die POSPHY4 MegaWiind führt dazu, dass der Status-Taktrand auf "negativer Rand" gesetzt wird, unabhängig vom im MegaWispitze eingegebenen Wert..  Dies wird in v2.2.0 der POSPHY4 MegaCore behoben.  In der Zwischenzeit können die folgenden Schritte verwendet werden, um das Problem zu beheben:

1. Suchen Sie im Verzeichnis, in dem Sie die SPI4.2-Konfiguration erstellt haben, die Datei mit dem Namen "posphy4_rx300_mw_wrapper.v".

2. Suchen Sie die folgende Zeilengruppe:

  // Feature : Status Channel Active Edge

  //  Set to '1' for "rstat" to update on the posedge of "rsclk" 

  //  Set to '0' for "rstat" to update on the negedge of "rsclk" 

  parameter posedge_val = 1'b1;

  parameter negedge_val = 1'b0;

  parameter statedge_default = 1'b0 ; 

  wire statedge = statedge_default ;

3. Stellen Sie sicher, dass das "angegebene" Kabel auf 1'b0 für fallende Edge-Takte und 1'b1 für Takte mit steigendem Edge-Status eingestellt ist.


Weitere Informationen darüber, wofür der Status Clock Edge verwendet wird, finden Sie im Benutzerhandbuch POSPHY4 MegaWischwerd v2.1.0, das unter http://www.altera.com/products/ip/communications/pos_phy/m-alt-posphy4.html verfügbar ist.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.