Artikel-ID: 000078151 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.11.2015

Mögliche Timing-Verletzungen mit Ping Pong PHY auf Arria 10 Geräten

Umgebung

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Dieses Problem betrifft DDR3- und DDR4-Schnittstellen mithilfe von Ping Pong-PHY-Funktion auf Arria 10 Geräten.

Verletzungen des Setup-Timings für Übertragungen von der sekundären Festplatte Speichercontroller-zu-Kern-Logik kann in Schnittstellen auftreten, die den Instantiate verwenden zwei Controller, die eine Ping-Pong-PHY-Option im Speicher teilen Taktfrequenzen schneller als 1067 MHz.

Lösung

Die Problemumgehung für dieses Problem besteht darin, einen langsameren Speicher anzugeben Taktfrequenz.

Dieses Problem wurde in Version 15.1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.