Bei der dynamischen Auswahl der Taktquelle können Sie zwischen den Quellen der folgenden Paare wählen:
- Zwei PLL-Ausgänge (wie die C0- oder C1-Ausgänge von einer PLL)
- Zwei PLLs (z. B. die C0/C1-Takt-Ausgabe von einer PLL oder die C0/C1-Takt-Ausgabe der anderen PLL)
- Zwei Taktstifte (wie CLK0 oder CLK1)
- Eine Kombination aus Taktstiften und PLL-Ausgabe
Taktstifte können nur mit den Ports 0 und 1 des Taktsteuerungsblocks verbunden werden. PLL-Ausgänge können nur an die Ports 2 und 3 des Taktsteuerungsblocks angeschlossen werden. Selbst nummerierte CLK- und PLL-Ausgabezähler verbinden sich mit geraden Eingangsanschlüssen des AltCLKCTRL-Blocks, ungerade nummerierte CLK- und PLL-Ausgabezähler werden mit ungeraden Ports des AltCLKCTRL-Blocks verbunden.
Wenn das Design nur die beiden PLL-Ausgabetakte auf einem Taktsteuerungsblock ohne Taktstifte verwendet, muss die MegaWistellige® Plug-in-Manager-Instanziierung immer noch über 4 Ports verfügen, da PLL-Ausgänge nur mit den Ports 2 und 3 des Taktsteuerungsblocks verbunden werden können.
Im Taktungsabschnitt im Stratix II Handbuch, Band 2, Kapitel 1 finden Sie Informationen zu möglichen Kombinationen von einem Taktsteuerungsblock. Beispielsweise kann sein Taktsteuerungsblock für Global Clock 0 Eingaben von den Taktstiften CLK0p und CLK1p und die C0- und C1-Ausgänge von PLL1 akzeptieren.